Numer: 07/2024 Str. 84
Autorzy: Panduranga Vemula , Rudra Dhar :
Tytuł: Projekt i wdrożenie układu obwodów 6T SRAM z wykorzystaniem FINFET
Streszczenie: W dziedzinie wyrafinowanych projektów systemów VLSI minimalizacja całkowitego rozpraszania energii i chwilowego zużycia energii stała się w ostatnich latach kluczowym obszarem zainteresowania. SRAM, dzięki swoim godnym uwagi cechom, takim jak wysokie szybkości przesyłania danych, niskie zużycie energii, niskie napięcie zasilania i eliminacja wymagań dotyczących aktualizacji, stała się powszechnym wyborem w przypadku wbudowanej pamięci podręcznej mikroprocesora, oprogramowania do gier, komputerów i stacji roboczych. W związku z tym oczywiste jest jego powszechne zastosowanie w przenośnych urządzeniach przenośnych. Logika adiabatyczna okazuje się obiecującym podejściem do zwiększania zdolności odzyskiwania energii i ograniczania jej rozpraszania w tych obwodach, a także umożliwia obwodom VLSI recykling wykorzystanej mocy. W adiabatycznej pamięci SRAM obserwuje się dobry, wysoki stopień redukcji mocy. Stosując wspomnianą technikę, bada się tę samą pamięć SRAM przy użyciu różnych technologii. W tym badaniu porównano wartości mocy adiabatycznych komórek SRAM i standardowych komórek SRAM. W przeciwieństwie do konwencjonalnych ogniw SRAM typu 6T CMOS, logika adiabatyczna charakteryzuje się wyższą mocą i efektywnością energetyczną. Wykorzystując środowisko Cadence® EDA, szczegółowo zaprojektowano ogniwo SRAM, po czym przeprowadzono kompleksową ocenę mocy i zużycia energii w konwencjonalnych technologiach 90 nm i 45 nm, wraz z logiką adiabatyczną w technologii 45 nm.
Słowa kluczowe: VLSI, SRAM(Static Random Access Memory), Adiabatic Logic, CMOS, Power consumption, Sense amplifier.