Numer: 09/2014 Str. 240
Autorzy: Michał Kobylecki , Dariusz Kania :
Tytuł: Dwutaktowa realizacja sterowania bitowego
Streszczenie: W artykule przedstawiono oryginalną metodę sprzętowej realizacji algorytmów sterowania bitowego zgodną z normą IEC61131-3. Zaproponowane przekształcenia, oparte o rachunek zbiorów oraz grafy, pozwalają na translację oryginalnej postaci programu sterowania do postaci w pełni zgodnej z oryginałem, dającej się jednak sprzętowo realizować za pomocą architektury dwutaktowej. Zastosowanie opisanej metody umożliwia wydajną sprzętową realizację sterowania bitowego, przedstawionego w ustandaryzowanym języku programowania LD, w układach FPGA.
Słowa kluczowe: logika programowalna, realizacja równoległa, sterownik programowalny, operacje bitowe
Numer DOI: 10.12915/pe.2014.09.56