No/VOL: 12a/2011 Page no. 47
Authors: Iwona Grobelna :
Title: Formalna weryfikacja specyfikacji wbudowanych sterowników logicznych z wykorzystaniem wnioskowania komputerowego w logice temporalnej
Abstract: Artykuł przedstawia nowatorskie podejście do formalnej weryfikacji specyfikacji sterownika logicznego. Zaproponowany został regułowy model logiczny, który jest dogodny zarówno do formalnej weryfikacji (weryfikacja modelowa w narzędziu NuSMV), jak również do syntezy logicznej (z użyciem języku opisu sprzętu VHDL). Program sterownika logicznego (jego implementacja) będzie zatem poprawny względem początkowej specyfikacji.
Key words: formalna weryfikacja, wbudowane sterowniki logiczne, logika temporalna.