Numer: 10/2011 Str. 155
Autorzy: Piotr Ratuszniak :
Tytuł: Projektowanie akceleratorów algorytmów algebry liniowej przeznaczonych do implementacji w układach FPGA
Streszczenie: W pracy przedstawiono metody projektowania akceleratorów obliczeniowych wybranych algorytmów algebry liniowej, przeznaczonych do implementacji w układach FPGA. Opisano dwie metody projektowe wykorzystujące algorytm ewolucyjny do odwzorowania przestrzennego grafu zależności informacyjnych w architektury równoległe. Pierwsza opisywana metoda projektowa służy do tworzenia architektur równoległych przetwarzających dane w sposób systoliczny, przeznaczonych do implementacji w wielokontekstowych układach reprogramowalnych. Druga metoda wykorzystywana jest do projektowania macierzy procesorowych przeznaczonych do implementacji w klasycznych układach FPGA. Parametry zaprojektowanych akceleratorów dla wybranych algorytmów algebry liniowej porównano z analogicznymi parametrami architektur równoległych, zaprojektowanymi z wykorzystaniem innych znanych metod projektowych.
Słowa kluczowe: macierze procesorowe, algebra liniowa, algorytmy ewolucyjne, układy FPGA.