Numer: 03/2022 Str. 1
Autorzy: Jacek Kowalski :
Tytuł: Analiza układu CMOS oscylatora i sieci synchronizowanych oscylatorów do segmentacji obrazów binarnych
Streszczenie: W artykule przedstawiono analizę symulacyjną układu CMOS pojedynczego oscylatora i sieci synchronizowanych oscylatorów do segmentacji obrazów binarnych za pomocą programu LTspice XVII z wykorzystaniem modelu tranzystora MOS Bsim3v3.2 dla aktualnie oferowanej przez Europractice technologii ON Semi 0.35μm C035U 5M. Przedstawiono zmodyfikowany model matematyczny oscylatora, jego implementację CMOS i sieć synchronizowanych oscylatorów. Wykonano symulacje tych układów dla modeli tranzystora MOS „typical”, „slow” i „fast” dla dwóch temperatur.
Słowa kluczowe: sieć synchronizowanych oscylatorów, równoległa segmentacja obrazów, etykietowanie, implementacja VLSI CMOS.