No/VOL: 10/2004 Page no. 953-955
Authors: Janusz Nieznański , Paweł Szczepankowski :
Title: Szybkie przetwarzanie częstotliwościowo-cyfrowe
Abstract: Przedstawiono metodę szybkiego przetwarzania częstotliwościowo-cyfrowego opartą na bezpośrednim porównaniu równoległym. Omówiono realizację praktyczną przetwornika z wykorzystaniem układu programowalnego układu logicznego (CPLD) typu ACEX1K firmy ALTERA. Proponowana metoda może być wykorzystana, między innymi, do szybkiego pomiaru prędkości kątowej silników elektrycznych, jak również do realizacji szybkich przetworników częstotliwości na napięcie.
Key words: przetwarzanie cyfrowo-częstotliwościowe, pomiar prędkości silnika, programowalne układy logiczne